基于CN8980芯片組的HDSL2設(shè)備設(shè)計(jì)
CN8980芯片組的結(jié)構(gòu)與特性
CN8980芯片組由兩部分組成：模擬部分和數(shù)字部分。
模擬部分
AFE和線(xiàn)路驅(qū)動(dòng)實(shí)現(xiàn)線(xiàn)路信號(hào)的傳送與接收功能,線(xiàn)路信號(hào)包含兩種模式：HDSL2 OPTIS和HDSL1 2B1Q。其功能模塊包含D/A和A/D變換,數(shù)據(jù)變換的反混疊(anti-aliasing),信號(hào)濾波,增益控制和線(xiàn)路驅(qū)動(dòng)。AFE由DSP收發(fā)器進(jìn)行控制。
數(shù)字部分
?可旁路的成幀器/映射器
成幀器/映射器是一個(gè)高性能的比特流處理引擎,可以處理任何HDSL幀結(jié)構(gòu),支持ANSI HDSL2 和ETSI HDSL1標(biāo)準(zhǔn)幀結(jié)構(gòu)。它進(jìn)行EOC(嵌入操作信道),和有效載荷比特的插入和提取,數(shù)據(jù)的加擾處理,比特填充,以及同步檢測(cè)。CN8980成幀器支持原始速率的T1/E1成幀和非幀模式,同步和異步有效載荷映射,以及每個(gè)時(shí)隙隨機(jī)或固定數(shù)據(jù)插入。此外,它還能夠進(jìn)行外部時(shí)隙增減控制,比特誤碼率測(cè)量,以及支持1、2、4、8比特時(shí)隙的可編程有效載荷映射。
?采用格柵編碼的速率自適應(yīng)比特泵DSP
速率自適應(yīng)DSP負(fù)責(zé)回波抵消,線(xiàn)路均衡和數(shù)據(jù)編碼。能夠進(jìn)行2、4、8、16電平PAM編碼,包含集成軟件控制的時(shí)鐘用于恢復(fù)和合成功能。DSP模塊中的發(fā)送器將從DSL成幀器處收到的數(shù)據(jù)映射成PAM編碼的符號(hào),再經(jīng)格柵編碼和發(fā)送濾波處理后,發(fā)送到AFE。DSP模塊中的接收器接收來(lái)自AFE的串行數(shù)據(jù)和比特泵發(fā)送的經(jīng)過(guò)預(yù)編碼的符號(hào),并將這些經(jīng)過(guò)預(yù)編碼的符號(hào)送到回波抵消器(EC)�；夭ǖ窒鲗�(duì)回波響應(yīng)進(jìn)行評(píng)估,并將AFE發(fā)來(lái)的信號(hào)減去回波響應(yīng)�；夭ㄌ幚砗蟮男盘�(hào)還要通過(guò)前向均衡(FFE)和判定反饋均衡(DFE),最后再由格柵編碼調(diào)制(TCM)譯碼器恢復(fù)出信息比特。
圖2系統(tǒng)基本框圖
圖4模擬前端芯片連接示意圖
?高性能微內(nèi)核處理器
片內(nèi)8051兼容微內(nèi)核處理器提供DSP控制和調(diào)度,另外也可以作為通用控制器對(duì)外部器件進(jìn)行控制,比如控制編解碼器或T1/E1成幀器以及與網(wǎng)絡(luò)管理軟件進(jìn)行通信等。
CN8980芯片組功能框圖如圖1所示。
在設(shè)備結(jié)構(gòu)上,CN 8980支持多信道線(xiàn)路卡。具有以下特性：?jiǎn)蝹�(gè)啟動(dòng)ROM裝載;每個(gè)信道全自動(dòng)啟動(dòng)排序;每個(gè)高速PCM接口允許最大八個(gè)設(shè)備共享一條通用PCM總線(xiàn);集成的成幀器支持每個(gè)信道的任意時(shí)隙分配;信號(hào)信道支持點(diǎn)到多點(diǎn)訓(xùn)練。
HDSL2系統(tǒng)總體方案的設(shè)計(jì)
方案采用單線(xiàn)對(duì)HDSL2配置,實(shí)現(xiàn)T1/E1數(shù)據(jù)傳輸,線(xiàn)路編碼為OPTIS技術(shù),采用片內(nèi)8051進(jìn)行系統(tǒng)控制。設(shè)
