復(fù)雜的多核心ARM集成設(shè)計(jì)面臨的挑戰(zhàn)和提出的解決方案最近,英國Ascot的Agere系統(tǒng)公司ASIC設(shè)計(jì)中心從一個(gè)重要客戶處收到一份富有挑戰(zhàn)性的簡報(bào)：將8個(gè)ARM966E-Sr1p0處理器子系統(tǒng)集成到單芯片上。盡管這項(xiàng)任務(wù)很復(fù)雜,但是僅花了11個(gè)月就完成了4M-gate5Mbit的設(shè)計(jì)。目前,芯片已投入生產(chǎn),并作為首次推出的基礎(chǔ)設(shè)施的一部分,于2002年在歐洲首次使用。整個(gè)芯片是第三方和Agere設(shè)計(jì)經(jīng)驗(yàn)的合作成果,Agere負(fù)責(zé)提供ARM子系統(tǒng)設(shè)計(jì)經(jīng)驗(yàn)和芯片集成
復(fù)雜的多核心ARM集成設(shè)計(jì)面臨的挑戰(zhàn)和提出的解決方案最近,英國Ascot的Agere系統(tǒng)公司 ASIC設(shè)計(jì)中心從一個(gè)重要客戶處收到一份富有挑戰(zhàn)性的簡報(bào)：將8個(gè) ARM966E-S r1p0 處理器子系統(tǒng)集成到單芯片上。
盡管這項(xiàng)任務(wù)很復(fù)雜,但是僅花了
11個(gè)月就完成了4M-gate 5Mbit 的設(shè)計(jì)。目前,芯片已投入生產(chǎn),并作為首次推出的基礎(chǔ)設(shè)施的一部分,于
2002年在歐洲首次使用。整個(gè)芯片是第三方和Agere設(shè)計(jì)經(jīng)驗(yàn)的合作成果,Agere負(fù)責(zé)提供ARM子系統(tǒng)設(shè)計(jì)經(jīng)驗(yàn)和芯片集成知識(shí),而第三方提供特定用途知識(shí)產(chǎn)權(quán)。
本文不僅概括了小組在開發(fā)設(shè)計(jì)過程中遇到的挑戰(zhàn),還提供了對(duì)所采用的解決方案的深刻見解。使用的技術(shù)有Agere的0.16um 6
LM(金屬層) 1.5V/3.3V處理,且連線到
456PBGAM數(shù)據(jù)包,以及Agere的內(nèi)部EDA工具集、用于合成的Synopsys的設(shè)計(jì)編譯器、用于靜態(tài)時(shí)序分析的Primetime、用于測(cè)試插入和矢量生成的DC-XP/Tetramax和用于功耗分析的Primepower。小組使用了Avanti Apollo/Saturn 的布局規(guī)劃和時(shí)鐘樹綜合(CTS)技術(shù)、Mentor Graphics的Modelsim
RTL仿真技術(shù)和
Cadence的NCVerilog 功能門仿真技術(shù)。 Celerity是用于Sp
ice仿真的解決方案,而AssuraSI是用于信號(hào)集成分析的解決方案。
ARM966E-S子系統(tǒng)
本設(shè)計(jì)是分等級(jí)的,它將ARM966E-S子系統(tǒng)排在最低級(jí)別。子系統(tǒng)的結(jié)構(gòu)如圖所示。
每個(gè)ARM966E-S子系統(tǒng)在每段設(shè)計(jì)里可使用2次,并同時(shí)添加第三方
IP。而該段在設(shè)計(jì)中被復(fù)制4次。在層次的上一級(jí)也包括了第三方IP,最后,包括Agere所有的
IO和測(cè)試結(jié)構(gòu)。該結(jié)構(gòu)在圖2中有說明。使用該設(shè)計(jì)結(jié)構(gòu),Agere提出了
SoC設(shè)計(jì),即當(dāng)設(shè)備中的最低核心電壓是1.32V,接合溫度達(dá)到
125攝氏度,且使用最慢處理特性時(shí),這種設(shè)計(jì)最少能容納1280
MIPS,是基于每個(gè)ARM966E-S核心160 MIPS的一種測(cè)量方法。在這些條件下,限制MIP數(shù)目的因素不是ARM966E-S核心（在這種技術(shù)下能達(dá)到200MIPs）,而是指令/數(shù)據(jù)緊密耦合
內(nèi)存(
TCM)的大小和形狀,以及AMBA 高速總線 (
AHB)的物理長度。在Agere的最新技術(shù)(0.13um)里,已獲得不止兩倍的性能,同時(shí)使用AMBA 3.0 AXI協(xié)議,克服了AHB的局限性。
子系統(tǒng)設(shè)計(jì)工藝基礎(chǔ)是Agere的 "AHB Supercore macrocell"。 Agere利用子系統(tǒng)的開發(fā)經(jīng)驗(yàn),使Supercore滿足了SoC設(shè)計(jì)的要求。這就要求更改TCM配置,包括將部分?jǐn)?shù)據(jù)TCM內(nèi)存映射變?yōu)殡p口RAM。而且,增加了一個(gè)雙向的外部存儲(chǔ)接口(
EMI) 和一個(gè)定制的矢量中斷控制器(VIC)。
